systemverilog 1.3

SystemVerilog je Vim plugin, který nabízí zvýraznění syntaxe pro SystemVerilog.IEEE 1800 SystemVerilog je první jednotný popis hardwaru a ověřování jazyk (HDVL) standard v odvětví. SystemVerilog je hlavní rozšíření zavedeného IEEE 1364 Verilog jazyk.O...
Nedávno zobrazené Aplikace